モータ制御、産業用オートメーション、車載安全アプリケーション等のタイミング クリティカルなシステムを設計するエンジニアは、レイテンシやソフトウェア実行の予測不能性の課題にしばしば直面しています。こうした課題に、マルチチップ設計によるコスト増や複雑化を招く事なく対処するため、マイクロチップ社は本日（元記事日付2026年4月22日）、CLB(構成可能なロジックブロック) ベース MCU(マイクロコントローラ)のポートフォリオを拡充した事を発表しました。PIC16F13276ファミリとPIC18-Q35ファミリは、CPLD(コンプレックス プログラマブル ロジックデバイス)に匹敵するプログラマブル ロジックとMCUが低消費電力のシングルデバイスに統合された製品です。
マイクロチップ社のCLB は、ロジック機能をソフトウェアではなく専用ハードウェアで実装可能にする事で、マルチタスク処理を簡素化するように設計されています。ソフトウェアのみの MCU ソリューションやCPLDとMCUを個別に実装する場合と比較して、消費電力を低減し、システム動作の予測可能性を高め、スループットを向上させる事ができます。新しいデバイスファミリは、電源投入時またはリセット時にCLBを自動的にロードするオプションを備えており、CPUとは独立してロジックを初期化できます。これにより、機能安全、産業用、車載システムで求められる予測可能な起動時挙動に対応します。
PIC16F13276 ファミリは32 個、PIC18-Q35 ファミリは128個のロジック エレメントを搭載しており、1つのチップ上に組み込み制御に加えて、並列的かつ決定論的なロジックを実装できます。個別のCPLD とMCU を使う設計をこの統合的なアプローチに置き換える事で、BOM(部品表)と基板専有面積を削減でき、システム全体のコストと複雑さも低減できます。
これらのデバイスは既存のPIC16およびPIC18設計とドロップイン互換であるため、システム全体の設計を変更する事なくハードウェア ベースのロジックを導入できます。さらに、PDID(プログラム/デバッグ インターフェイス無効化)による耐タンパ保護機能を備え、不正アクセスや悪意ある改ざんから設計を保護します。
マイクロチップ社の CLB は、ハードウェア ベースのタイミングパスにより、ソフトウェア ベースのシステムにおけるタイミングの課題に対処します。また、CLB タイミング解析ツールを使う事で、信号遅延、クリティカルパス、潜在的なタイミングリスクを設計サイクルの早い段階で特定できます。タイミングの問題を事前に検証する事で、デバッグ時間を短縮できます。マイクロチップ社のCLB対応MCUポートフォリオの詳細はウェブサイトをご覧ください。
[開発ツール]
マイクロチップ社の拡張CLBコンフィグレーション ツールがMicrosoft® Visual Studio® Code (VS Code®)で利用可能です。直感的なドラッグ&ドロップのグラフィカル インターフェイスがロジック開発期間の短縮につながります。統合CLB シンセサイザはロジック設計に事前タイミング解析、シミュレーション、ハードウェア デバッグ機能を組み合わせたもので、HDL コードの記述やレジスタの手動設定なしに機能検証、リアルタイム動作の観測、正確なタイミング検証が可能です。PIC16F13276 および PIC18-Q35 MCU は、MPLAB® X IDE(統合開発環境)やMCC (MPLAB Code Configurator)をはじめとするマイクロチップ社の包括的な開発エコシステムでもサポートされています。PIC18F56Q35 Curiosity Nano (EV55P36A)評価用キットとPIC16F13276 Curiosity Nano (EV18Z11A)評価用キットは、プログラミングとデバッグを完全にサポートする、費用対効果の高いハードウェア プラットフォームで、ラピッド プロトタイピングと評価にすぐに利用できます。
[価格と在庫/供給状況]
本MCUは本日（元記事日付2026年4月22日）より量産受注を開始いたします。ご購入はお問い合わせください。